3.1 KB · ⇊ 2 parts · ⤓ Micron 3.1 KB · ⤓ HTML 19.9 KB

top

OR-AND-Invert-Gatter (abgekürzt OAI-Gatter) sind eine Kombination von Logikgattern, die aus einem oder mehreren ODER-Gattern gefolgt von einem NAND-Gatter bestehen. Sie lassen sich in Logikfamilien wie CMOS oder TTL mit wenig Aufwand als gemischtes Gatter realisieren.cite-ref-1[1] Sie sind dual zu den AND-OR-Invert-Gattern.

• Übersicht

• Beispiele – 2-1 OAI-Gatter

• Realisierung CMOS

• Weblinks

• Einzelnachweise

Die mit einem OAI-Gatter realisierte Funktion entspricht der negierten Product-of-Sums-Formulierung von booleschen Funktionen. n {\displaystyle n} Gruppen mit m i {\displaystyle m_{i}} , m i ≥ ≥ 1 , i = 1 … … n {\displaystyle m_{i}\geq 1,i=1\ldots n} Eingangssignalen werden mit ODER verknüpft. Diese Werte werden dann mit einem NAND-Gatter mit n {\displaystyle n} Eingängen verknüpft.

Ein 2-1 OAI-Gatter realisiert die Funktion

Y = ( A ∨ ∨ B ) ∧ ∧ C ¯ ¯ {\displaystyle Y={\overline {(A\lor B)\land C}}}

mit der Wahrheitstabelle

| Wahrheitstabelle 2-1 OAI | Wahrheitstabelle 2-1 OAI | Wahrheitstabelle 2-1 OAI | Wahrheitstabelle 2-1 OAI |

|---|---|---|---|

| Eingang A B C | Eingang A B C | Eingang A B C | Ausgang Y |

| 0 | 0 | 0 | 1 |

| 0 | 0 | 1 | 1 |

| 0 | 1 | 0 | 1 |

| 0 | 1 | 1 | 0 |

| 1 | 0 | 0 | 1 |

| 1 | 0 | 1 | 0 |

| 1 | 1 | 0 | 1 |

| 1 | 1 | 1 | 0 |

OAI-Gatter können in CMOS effizient als gemischte Gatter implementiert werden. Ein Beispiel zeigt die folgende Abbildung.cite-ref-2[2]

Commons

: OR-AND-Invert

– Sammlung von Bildern, Videos und Audiodateien

cite-note-11. ↑ P. Fischer: Aussagenlogik und Gatter. (PDF) Universität Heidelberg, abgerufen am 21. Januar 2024.

cite-note-22. ↑ Norman Hendrichs: CMOS OAI31 or-and-invert complex gate. Universität Hamburg, abgerufen am 12. Februar 2024.